有大佬能帮忙看下这个fvf ldo的稳定性问题吗

夏至

   

xdy609841687 发表于 2024-12-31 17:20
fvf的补偿方式本身就很难做，只适合给一些负载不太强的模块用，负载大了你的主极点和次极点之间会被压在一 ...

是的，pf级别的电容我完全没复现出来，只能加大负载电容

夏至

   

迷路大脸猫 发表于 2024-12-31 17:22
不对，论文中带着慢环跑，才会变成50dB。你这还要调。把gm1降低。

这个gm1我已经搞得蛮低了，W/L为2的时候电流2uA，我再试试nA级别吧

DD_cebelas

要同時兩個loop 斷, 用iprobe insert 在M1 source 端

夏至

   

DD_cebelas 发表于 2025-1-2 12:44
要同時兩個loop 斷, 用iprobe insert 在M1 source 端

                               
登录/注册后可看大图

前辈您好，请问是这种接法吗，断开loop1，加dc，然后fast loop仿stb，不知道为什么我这样仿快环的增益特别高，我已经控制了下共栅管的增益了，有点不知道怎么调了

                               
登录/注册后可看大图

wenyi3

能不能问问楼主用的EA是什么结构啊