lpddr4 S家dwc IP的Drive Strength问题

forestimber · 发表于 2024-12-22 07:14:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 forestimber 于 2024-12-22 07:21 编辑

dwc lpddr4 IP，对于TX DQ有DrvStrenFS（full strength？）控制，还有ODTStren控制，其文档只解释说前者是Tx equalization impedance control，后者是Tx ODT driver strength，确实是不同的控制pin，由不同的寄存器设定。为什么Tx方向还有ODT呢？我只知道ODT是input端有益于SI的。如果两者都设定60ohm的时候，那么最终的输出阻抗会是什么呢？

18602898557 · 发表于 2024-12-22 09:18:35

您好，你也在做dwc lpddr4 IP吗？有个问题想请教您一下。

uzljuljz · 发表于 2024-12-22 10:02:27

反向研究过这部分电路。
1.为什么有？
双向接口，ODT是当方向为接收时，看到的阻抗，此时发送数据被屏蔽。即发送要阻抗匹配，接收时也需要阻抗匹配，共用发送端的阻抗匹配的结果。

2.最终输出阻抗是什么？
没太看明白问题，我感觉不会变。因为是共用发送端的阻抗。

zzzljb · 发表于 2024-12-22 10:08:50

TX是PMOS和NMOS的impedance control
既有driving strength和odt的时候，这个io作为input和output不同时刻选择不一样的，input时候选odt，output的时候选择driving strength

925485062 · 发表于 6 天前

Only for DDR34

账号		自动登录	找回密码
密码			注册

[求助] lpddr4 S家dwc IP的Drive Strength问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1