在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 437|回复: 3

[求助] FPGA原型等效mcu,rcc时钟分频如何等效?

[复制链接]
发表于 2024-12-10 11:34:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
想问个问题,FPGA原型等效MCU,除了sram,flash需要额外等效处理,比如mcu中rcc中时钟源很多分频,需要手动分频还是用FPGA内部的pll资源去等效或者原语去等效啊?
发表于 2024-12-10 14:07:00 | 显示全部楼层
fpga内的clock资源是有限的,一般用pll去生成,或者分频的clock做convertion转到ce上,这样就减少了clock数量。可以手动创建clock,然后让fpga去综合及优化
 楼主| 发表于 2024-12-10 16:31:23 | 显示全部楼层


   
hxy2018 发表于 2024-12-10 14:07
fpga内的clock资源是有限的,一般用pll去生成,或者分频的clock做convertion转到ce上,这样就减少了clock数 ...


“分频的clock做convertion转到ce上” 这个具体是如何实现呀,大佬可以具体说下嘛
发表于 2024-12-11 11:24:28 | 显示全部楼层


   
john.jiang 发表于 2024-12-10 16:31
“分频的clock做convertion转到ce上” 这个具体是如何实现呀,大佬可以具体说下嘛
...


例如2分频电路,原始的netlist是div clock出来接下一级FF的C。现在是orig clock直接接下一级FF的C,将2分频电路逻辑等效转到CE上去,这样只有一个clock, FF的ce上来控制哪些clock沿有效,可以跑下eqcheck, 这样就保证原来的function一致.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 00:27 , Processed in 0.079901 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表