设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence IC Design

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

楼主: unclebearbear

Cadence IC Design

发表于 2008-8-25 18:20:28 | 显示全部楼层

谢谢啊　兄弟

谢谢啊　兄弟

回复支持反对

发表于 2008-12-16 21:36:56 | 显示全部楼层

好东西

回复支持反对

发表于 2008-12-16 21:52:31 | 显示全部楼层

9大骗子

回复支持反对

发表于 2008-12-16 21:53:40 | 显示全部楼层

太多了,什么东西呀

回复支持反对

发表于 2009-2-28 00:14:13 | 显示全部楼层

21個有排dl = =

回复支持反对

发表于 2009-2-28 00:16:26 | 显示全部楼层

忘了問這是什麼版本??

回复支持反对

发表于 2009-2-28 22:29:32 | 显示全部楼层

too many, no money

回复支持反对

发表于 2009-6-19 16:55:29 | 显示全部楼层

这是哪个版本的？

回复支持反对

发表于 2009-7-7 08:41:07 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2009-7-7 09:00:13 | 显示全部楼层

有一舊的文件

回复支持反对

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:41 , Processed in 0.070438 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表