设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 芯片设计：CMOS模拟集成电路版图设计与验证基于Cadence ...

返回列表发新帖

查看: 884|回复: 8

[资料] 芯片设计：CMOS模拟集成电路版图设计与验证基于Cadence IC 617

发表于 2024-11-22 13:57:24 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

芯片设计：CMOS模拟集成电路版图设计与验证基于Cadence IC 617

芯片设计：CMOS模拟集成电路版图设计与验证基于Cadence IC 617.pdf

17.52 MB, 下载次数: 118 , 下载积分: 资产 -6 信元, 下载支出 6 信元

4

回复

发表于 2024-11-22 14:46:49 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-11-22 17:55:22 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-3-22 19:38:04 | 显示全部楼层

谢谢！

回复支持反对

发表于 2025-3-23 05:39:50 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2025-3-29 11:05:43 | 显示全部楼层

非常好的书

回复支持反对

发表于 2025-3-30 12:22:41 | 显示全部楼层

thanks

回复支持反对

发表于 2025-3-30 16:04:06 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2025-4-1 10:00:51 | 显示全部楼层

thanks

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 01:36 , Processed in 0.156442 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表