设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VERILOG-HDL PLI 手册分享

1 2 3 456 / 6 页下一页

返回列表发新帖

楼主: yingshaof

VERILOG-HDL PLI 手册分享

发表于 2011-7-29 09:34:23 | 显示全部楼层

xiexie iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiinnnnnnnnnnnnnnnnnnnnnnggggggggggggggggg!!

回复支持反对

发表于 2011-7-29 17:14:57 | 显示全部楼层

谢谢了，刚接触不久

回复支持反对

发表于 2011-8-12 14:42:13 | 显示全部楼层

回复 1# yingshaof

回复支持反对

发表于 2011-8-12 14:44:29 | 显示全部楼层

回复支持反对

发表于 2011-8-12 14:45:04 | 显示全部楼层

回复支持反对

hardstone_china

发表于 2011-12-17 21:08:54 | 显示全部楼层

虽然有点老，1991年的，还是谢谢了

回复支持反对

发表于 2011-12-26 11:33:57 | 显示全部楼层

好东西，谢谢分享！

回复支持反对

发表于 2012-4-8 15:25:39 | 显示全部楼层

感谢分享

回复支持反对

发表于 2012-5-29 15:33:35 | 显示全部楼层

xie xie

回复支持反对

发表于 2014-3-13 22:17:05 | 显示全部楼层

不错学习了~~

回复支持反对

1 2 3 456 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 23:36 , Processed in 0.133196 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表