在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 405|回复: 0

[求助] 用sva写断言用到了until ,报语法错误如何解决

[复制链接]
发表于 2024-11-21 11:13:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
following verilog source has syntas error:

../tb/assertion.sv ,,271: token is 'until'
$rose(c) |=> $stable (a) until $fell(b);

until用法好像也没错,替换until 为其他比如 throughout 不报错。是这个版本的vcs或者uvm不支持 until语法?求大神解答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 14:21 , Processed in 0.108928 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表