tessent mbist 前仿地址越位问题

stonechao

   

semizj 发表于 2024-12-3 20:54
但是为啥这个lib的  cellname是2756，     words是2816  ？   如果你的 verilog lib 使用的是2756 的， 仿 ...

这个是我名字没取好，我期望生成的大小是2756，但生成时应该是由于地址mux的原因要求为2816，所以words就设置了2816，但是名字没有修改。verilog文件里是2816。