设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog 经典文档——学习SV有效途径

1 ... 18 19 20 212223 24 25 26 ... 29 / 29 页下一页

返回列表发新帖

楼主: 0xffff

SystemVerilog 经典文档——学习SV有效途径

发表于 2010-11-9 23:26:13 | 显示全部楼层

中文的还是英文的？

回复支持反对

发表于 2010-11-10 00:14:08 | 显示全部楼层

dddddddddddd

回复支持反对

发表于 2010-11-10 00:19:54 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2010-11-10 00:23:15 | 显示全部楼层

希望有所收获，谢

回复支持反对

发表于 2010-11-17 17:52:38 | 显示全部楼层

希望有所收获，谢！

回复支持反对

发表于 2010-11-17 22:24:56 | 显示全部楼层

kankan

回复支持反对

发表于 2011-3-31 23:27:44 | 显示全部楼层

学习下，不知道有没有时间

回复支持反对

发表于 2011-4-1 23:08:37 | 显示全部楼层

GIIDDD!~

回复支持反对

发表于 2011-5-17 14:23:21 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2011-5-19 15:58:06 | 显示全部楼层

自己顶一下

回复支持反对

1 ... 18 19 20 212223 24 25 26 ... 29 / 29 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 13:42 , Processed in 0.096759 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表