设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog 经典文档——学习SV有效途径

1 ... 8 9 10 111213 14 15 16 ... 29 / 29 页下一页

返回列表发新帖

楼主: 0xffff

SystemVerilog 经典文档——学习SV有效途径

发表于 2009-7-3 19:59:33 | 显示全部楼层

谢谢楼主，下来收藏！

回复支持反对

发表于 2009-7-3 20:46:20 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2009-7-4 01:41:41 | 显示全部楼层

顶顶

:lol

回复支持反对

发表于 2009-7-4 08:25:25 | 显示全部楼层

kankan

回复支持反对

发表于 2009-7-6 08:57:24 | 显示全部楼层

yixia xinkuxinkxu

回复支持反对

发表于 2009-7-6 09:06:00 | 显示全部楼层

I am studying it now. Thanks for your supply.

回复支持反对

发表于 2009-7-6 17:27:46 | 显示全部楼层

看看哦

回复支持反对

发表于 2009-7-6 22:30:02 | 显示全部楼层

个人感觉学习SV不错的资料是"SystmeVerilog For Verificaton":!

回复支持反对

发表于 2009-7-9 22:01:21 | 显示全部楼层

大多的的

回复支持反对

发表于 2009-8-26 09:12:26 | 显示全部楼层

不知道怎么样啊，下下来看看了

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 29 / 29 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 08:14 , Processed in 0.130550 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表