在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 813|回复: 5

[求助] cdl to schematic的pin位置不对怎么办

[复制链接]
发表于 2024-10-22 21:09:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
为什么导入前是输入端口A,导入后却是输出端口A,如何解决
 楼主| 发表于 2024-10-23 09:13:52 | 显示全部楼层
本帖最后由 mmoooon 于 2024-10-23 09:42 编辑

追加下解释

                               
登录/注册后可看大图
发表于 2024-10-23 20:57:14 | 显示全部楼层
看cdl里面有没 pininfo 这条 这个定义端口方向的   找个电路导出网表  学着格式加
发表于 2024-10-24 09:42:33 | 显示全部楼层


   
mmoooon 发表于 2024-10-23 09:13
追加下解释


你电路里面把A1那个pin的属性改成input的,现在看来调用的属性是output,所以导出网表才会显示为输出
 楼主| 发表于 2024-10-29 14:17:53 | 显示全部楼层


   
chuchuang 发表于 2024-10-23 20:57
看cdl里面有没 pininfo 这条 这个定义端口方向的   找个电路导出网表  学着格式加 ...


应该是你说的这样 我先试试
 楼主| 发表于 2024-10-29 14:19:18 | 显示全部楼层


   
画版图的小W 发表于 2024-10-24 09:42
你电路里面把A1那个pin的属性改成input的,现在看来调用的属性是output,所以导出网表才会显示为输出
...


这种方式对于很多的cell是很麻烦的。对于多个cell,3楼说的解决方法比较好,直接改cdl
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 00:00 , Processed in 0.054511 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表