设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog compare with PLI

12 / 2 页

返回列表发新帖

楼主: sotusotu

SystemVerilog compare with PLI

发表于 2008-9-5 10:08:50 | 显示全部楼层

这名字够吓人

回复支持反对

发表于 2008-9-5 12:57:16 | 显示全部楼层

不错不错

回复支持反对

发表于 2009-8-13 22:01:25 | 显示全部楼层

55

Thanks for sharing .................dink dink !!!

回复支持反对

发表于 2010-6-5 15:12:31 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2015-12-28 00:10:55 | 显示全部楼层

学习下，谢谢分享

回复支持反对

发表于 2015-12-28 07:39:11 | 显示全部楼层

Thank you.

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 10:30 , Processed in 0.107735 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表