ADC的trise tfall tdel设置

vannylee · 发表于 2024-10-16 09:00:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

小白最近在学习DAC遇到一些问题，求大佬指点一下。用veriloga写的11bit理想ADC+理想DAC，在ADC输入端给的ramp wave，
1. ADC的参数trise tfall tdel与DAC的trise tfall tdel有什么关系？应该根据什么指标来设置这三个参数？

2. ADC的vtrans_clk与DAC的Vtrans的区别

vannylee · 发表于 2024-10-16 09:12:16

vannylee · 发表于 2024-10-16 09:15:06

https://bbs.eetop.cn/thread-904098-1-1.html
veriloga代码参考的这个

appler79 · 发表于 2024-10-16 09:54:32

1.没什么关联，trise，tfall tdel只是引入一个信号变化的延时，给一个恰当值就行（电路里一般trise，tfall是几百ps级，tdel看电路结构，可以给成与时钟周期相关），时钟信号读取ADC输出的时候取在稳定的地方就行2.一样的意思，表示判断时钟信号高低的阈值

vannylee · 发表于 2024-10-16 10:06:28

appler79 发表于 2024-10-16 09:54
1.没什么关联，trise，tfall tdel只是引入一个信号变化的延时，给一个恰当值就行（电路里一般trise，tfall ...

佬，那我模拟理想瞬态响应，是不是可以把这三个参数都设置的非常小呀(比如都给1ps)

appler79 · 发表于 2024-10-16 11:00:37

vannylee 发表于 2024-10-16 10:06
佬，那我模拟理想瞬态响应，是不是可以把这三个参数都设置的非常小呀(比如都给1ps)
...

对，理想仿真，没影响

dxwn · 发表于 2024-10-16 11:01:24

我认为默认即可不用填

账号		自动登录	找回密码
密码			注册

[原创] ADC的trise tfall tdel设置

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块