LDO后仿真PSR恶化严重

shaocc21 · 发表于 2024-9-29 09:31:35

qq1667500670 发表于 2024-9-26 18:59
谢谢佬，很有用，但是这个电容一般加多少呢，我这两个偏置电路要加15pF才能有较好的效果，这合理吗，面积 ...

15pF属于正常可接受的

zh2546881399 · 发表于 2024-9-29 15:56:48

楼主，请问一下你这个LDO是什么架构的LDO呀？看起来PSRR很好

RayMiin · 发表于 2024-9-29 16:18:47

很有用，mark

shaocc21 · 发表于 2024-9-29 17:25:33

qq1667500670 发表于 2024-9-28 14:14
红线是前仿，绿线是后仿的，黄线是在后仿提参屏蔽了偏置模块几根线，前后仿真在100khz的时候差了20dB，有 ...

好奇的问一下，为什么10K附近的PSR后仿比前仿还好，是增加了PSR提高电路吗

qq1667500670 · 发表于 2024-10-8 09:40:22

shaocc21 发表于 2024-9-29 17:25
好奇的问一下，为什么10K附近的PSR后仿比前仿还好，是增加了PSR提高电路吗
...

没有增加PSR提高电路，后仿提参仿出来就是这样，我也很奇怪。另外要是增加PSR提高电路后仿前仿都应该起作用吧

qq1667500670 · 发表于 2024-10-8 09:47:40

zh2546881399 发表于 2024-9-29 15:56
楼主，请问一下你这个LDO是什么架构的LDO呀？看起来PSRR很好

带预稳压的LDO，前仿看PSR比较好，但是后仿中频恶化比较严重，现在还在排查问题

qq1667500670 · 发表于 2024-10-11 19:20:57

qq1667500670 发表于 2024-9-25 15:11
BIAS1

我在红线和蓝线处各加入一个10fF到GND的电容，输出PSR已经恶化10多个dB了。版图中这两根线到GND的寄生电容fF级别的应该避免不了吧，这种一般要怎么优化？

BraveTiger · 发表于 2024-10-12 09:14:06

shaocc21 发表于 2024-9-25 16:01
VDD跟上面PMOS的栅寄生比较大，会导致偏置出问题，在偏执输出加个无源LPF或者栅和VDD间加个电容。 ...

大佬，这个电容是加在功率管MP的栅端与VDD之间吗？

shaocc21 · 发表于 2024-11-4 10:33:35

BraveTiger 发表于 2024-10-12 09:14
大佬，这个电容是加在功率管MP的栅端与VDD之间吗？

我觉得是的，版图有面积就多加解耦电容

账号		自动登录	找回密码
密码			注册

[求助] LDO后仿真PSR恶化严重