在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: catherine_xxp

[求助] 大size的CMOS开关,容易发生Latchup么?

[复制链接]
发表于 2024-9-25 10:18:44 | 显示全部楼层


   
catherine_xxp 发表于 2024-9-25 09:54
距离不算近,也会形成通路么?


我看不到你IO与cmos之间的版图情况
从目前的信息来看,只有这个可能性。


发表于 2024-9-25 16:48:45 | 显示全部楼层


   
catherine_xxp 发表于 2024-9-25 09:54
距离不算近,也会形成通路么?


少数载流子能跑很远,没有措施几百um不在话下
 楼主| 发表于 2024-9-25 17:30:36 | 显示全部楼层


   
gratwo 发表于 2024-9-25 16:48
少数载流子能跑很远,没有措施几百um不在话下


好的,谢谢你!我再看看分析分析
发表于 2024-9-25 19:30:51 | 显示全部楼层


   
catherine_xxp 发表于 2024-9-25 17:30
好的,谢谢你!我再看看分析分析


客气了
很乐意帮忙
发表于 2024-9-26 16:01:50 | 显示全部楼层


   
gratwo 发表于 2024-9-24 20:42
那么就确认了,是esd pmos和cmos开关形成了bjt通路


没有可能是开关的PMOS和IO的NMOS吗? 前面有提到是负电流的时候LU的

发表于 2024-9-26 16:03:16 | 显示全部楼层
本帖最后由 sunnyliu 于 2024-9-26 16:04 编辑


   
catherine_xxp 发表于 2024-9-24 09:19
抱歉,Layout不太好发出来。我画了个示意图,您先看看有参考价值么?


能画一下类似示意图吗


Pswitch/Nswitch/Pio/Nio这种吗?
把四个器件的相对位置给出来。默认情况应该是Nio在芯片的最外面,Pio是有可能靠近Switch的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 19:07 , Processed in 0.079612 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表