Innovus时钟树综合让时钟穿过锁存器的命令是什么

Velsuked

     目前我现在用的库是0.18um的，库里没有专门的ICG，但是需要门控时钟，所以无奈用锁存器和and搭的分离icg单元，DC中设置的命令是:
set_clock_gating_style -sequential_cell latch -minimum_bitwidth 4 -setup 0.25 -hold 0.15.

     网上说做时钟树综合前要让clk穿过latch，不能让软件将latch的clk端视为一个sync pin，但是我不知道Innovus相关的命令是什么，求帮助！

     此外，用锁存器和and搭的分离icg单元有别的约束要求吗？库里没有专门的icg单元真的让人苦恼

hxy2018

   

Velsuked 发表于 2024-9-10 16:54
对，就是这个！但在cts时把Latch/G exclude掉的命令是啥，求告知一下

set_ccopt_property –pin pin_name sink_type ignore
exclude的话就不检查DRV了。也有设置成sink_type through的，不过新版本好像用ignore就可以了

Lover_Momo

时钟路径应该不是经过锁存器吧，是通过锁存器旁边的组合逻辑单元才对。

zhh124

生成clock spec 看一下不就知道了，应该默认是穿过的

Velsuked

不好意思，可能我没有描述清楚；那innovus时序报告中reg2gate总是过不去，这个要怎么设置约束呀

hxy2018

时钟树综合时将Latch/G exclude掉，将其视为excluded pin. 这样综合的时候就不会balance latch/G端了

Velsuked

   

hxy2018 发表于 2024-9-10 13:20
时钟树综合时将Latch/G exclude掉，将其视为excluded pin. 这样综合的时候就不会balance latch/G端了 ...

对，就是这个！但在cts时把Latch/G exclude掉的命令是啥，求告知一下

Velsuked

   

hxy2018 发表于 2024-9-10 21:11
set_ccopt_property –pin pin_name sink_type ignore
exclude的话就不检查DRV了。也有设置成sink_type t ...

非常感谢！