RFSOI工艺下的模拟版图

yurunji · 发表于 2024-8-5 15:08:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

有没有大佬有做过RFSOI工艺中的模拟版图，有没有实际的layout图例分享一下，拿到这个工艺实在不知道如何下手，要不要加guardring啊，感觉以往的cmos 模拟版图guardring占很大一部分，是整个layout都不需要加，还是说某些mos还是要加，不考虑latchup还要不要考虑噪声隔离呢。

vansion · 发表于 2024-8-5 15:19:16

不用加

David.Z · 发表于 2024-8-5 15:21:07

你SHIFT +G看看有没有给你提供guarding，没有那就证明在代工厂眼里就不需要那东西，我用的工艺就没提供，所以我layout一个guarding都没用，毕竟SOI器件间都是绝缘的，感觉加不加都不影响，再者不是所SOI已经完全消除掉latch up了吗。

yurunji · 发表于 2024-8-5 15:27:54

本帖最后由 yurunji 于 2024-8-5 15:30 编辑

David.Z 发表于 2024-8-5 15:21
你SHIFT +G看看有没有给你提供guarding，没有那就证明在代工厂眼里就不需要那东西，我用的工艺就没提供，所 ...

感谢回复，因为cmos里用太多了，一下子换工艺有些陌生，所以我们在做soi layout的时候，只需要plan好每个mos，然后连线就可以了吗，那如何隔离噪声影响呢，只通过拉开足够space吗

yurunji · 发表于 2024-8-5 15:29:57

vansion 发表于 2024-8-5 15:19
不用加

感谢回复

David.Z · 发表于 2024-8-5 15:39:00

yurunji 发表于 2024-8-5 15:27
感谢回复，因为cmos里用太多了，一下子换工艺有些陌生，所以我们在做soi layout的时候，只需要plan好每个m ...

不用考虑把，本身器件之间就是绝缘的，无论pmos还是nmos的body都是单独的，我这两个PMOS电路上接不同电位，版图上两个PMOS的NWELL重合一样能过LVS，所以SOI工艺的MOS有效区域应该就是有源区那一块，你可以试试你那个工艺。你要实在不放心就稍微拉开点就是了。

yurunji · 发表于 2024-8-5 16:12:12

David.Z 发表于 2024-8-5 15:39
不用考虑把，本身器件之间就是绝缘的，无论pmos还是nmos的body都是单独的，我这两个PMOS电路上接不同电位 ...

好的，十分感谢

522526tl · 发表于 2024-8-5 16:34:51

不用guardring，他有sti，而且没有well概念，也没有psubstrate概念，不需要guardring

johnix · 发表于 2024-8-6 09:59:10

不用加guarding 噪声隔离的话拉开间距就可以了

茵宁 · 发表于 2024-8-7 11:21:45

不用加guarding 噪声隔离的话拉开间距就可以了

账号		自动登录	找回密码
密码			注册

[求助] RFSOI工艺下的模拟版图

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。