andlib库数字模块的讨论

zjh1120 · 发表于 2024-8-2 11:38:11

关于andlib中的数字模块里面的
vlogic_high, vlogic_low, tdel, trise, tfall

这些要如何进行设置，
比如我要仿真一个用两个nor所构成的RS触发器

zang0088 · 发表于 2024-8-2 14:28:24

前两个一个逻辑高电平，一个逻辑低电平，高电位给vdd，低电平给0，tedel是指延时，你不需要延时就给个1ns，后面两个是上升时间和下降时间，也都给1ns就行。

zjh1120 · 发表于 2024-8-3 16:40:02

zang0088 发表于 2024-8-2 14:28
前两个一个逻辑高电平，一个逻辑低电平，高电位给vdd，低电平给0，tedel是指延时，你不需要延时就给个1ns， ...

谢谢，再问一下，前面我忘记看了，还有一个Vtran电压，这个电压又代表什么嘞

zang0088 · 发表于 2024-8-3 17:46:51

zjh1120 发表于 2024-8-3 16:40
谢谢，再问一下，前面我忘记看了，还有一个Vtran电压，这个电压又代表什么嘞 ...

就是翻转判断点，设置为vdd/2就行

zjh1120 · 发表于 2024-8-6 16:36:31

zang0088 发表于 2024-8-3 17:46
就是翻转判断点，设置为vdd/2就行

感谢，麻烦问一下有这方面的参考资料嘛，找不到，可以购买

zang0088 · 发表于 2024-8-6 17:38:31

zjh1120 发表于 2024-8-6 16:36
感谢，麻烦问一下有这方面的参考资料嘛，找不到，可以购买

其实学习一下一些数字逻辑专业术语的英文单词就够了，都是有对应的，我也是没有资料，另外cadence有自带的help手册可以看

zjh1120 · 发表于 2024-8-8 16:05:29

zang0088 发表于 2024-8-6 17:38
其实学习一下一些数字逻辑专业术语的英文单词就够了，都是有对应的，我也是没有资料，另外cadence有自带 ...

好的，谢谢！

账号		自动登录	找回密码
密码			注册

[求助] andlib库数字模块的讨论