在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 789|回复: 0

[解决] veriloga实现上升沿的两次触发

[复制链接]
发表于 2024-8-2 10:44:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
想写一个理想比较器,在输入电压在0~Vth之间时输出高电平,大于Vth时输出0。刚开始是使用cross来让输出电压实现低电平到高电平的转换,然后在cross之外写了个if(V(IN)>Vth)output = 0,发现输出信号的下降沿不准确,不是严格卡在超过Vth的那一刻开始下降的,存在一定范围的误差

                               
登录/注册后可看大图

后来想在一个cross里面完成输出的拉高与置零,但是cross在一个上升沿只能执行一次,改成这样之后就能够让输出的上升沿和下降沿都精准了

                               
登录/注册后可看大图


您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:39 , Processed in 0.106484 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表