设计了一个嵌套斩波的三阶一位CIFF离散时间的sigma delta adc。遇到的问题

凌晨三点不睡觉 · 发表于 2024-7-5 10:15:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

最近一直在研究sigma delta adc，上手做出问题了，求大神help
设计的是一个OSR为256的三阶一位CIFF离散时间Sigma delta adc
输入为500Hz 0.7v的正弦波。

采用了嵌套斩波来减少噪声，采用的是一百倍的关系
运放为折叠式cascode搭配共模反馈，开环增益70dB，裕度61，UWB为122MHz，SR为3.65V/us
输出波形和各级积分器波形如图
微信图片_20240705101158.png

电路图分辨率太高只能打个压缩包

SDM.zip (259.54 KB , 下载次数: 19 )
考虑是不是运放出现问题

大神们求求了

jhk · 发表于 2024-7-5 10:24:31

查一下电路图前馈。反馈啥的是不是接对了，感觉是积分器饱和了。可以先用理想放大器带进系统，先把系统跑通，在换实际放大器

账号		自动登录	找回密码
密码			注册

[求助] 设计了一个嵌套斩波的三阶一位CIFF离散时间的sigma delta adc。遇到的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块