在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 965|回复: 1

[求助] 设计了一个嵌套斩波的三阶一位CIFF离散时间的sigma delta adc。遇到的问题

[复制链接]
发表于 2024-7-5 10:15:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×

最近一直在研究sigma delta adc,上手做出问题了,求大神help
设计的是一个OSR为256的三阶一位CIFF离散时间Sigma delta adc
输入为500Hz 0.7v的正弦波。


采用了嵌套斩波来减少噪声,采用的是一百倍的关系
运放为折叠式cascode搭配共模反馈,开环增益70dB,裕度61,UWB为122MHz,SR为3.65V/us
输出波形和各级积分器波形如图
微信图片_20240705101158.png

电路图分辨率太高只能打个压缩包
SDM.zip (259.54 KB , 下载次数: 19 )
考虑是不是运放出现问题

大神们求求了



发表于 2024-7-5 10:24:31 | 显示全部楼层
查一下电路图前馈。反馈啥的是不是接对了,感觉是积分器饱和了。可以先用理想放大器带进系统,先把系统跑通,在换实际放大器
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:18 , Processed in 0.135399 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表