设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Synopsys 2018 System Verilog and UVM Lab files

1 23 / 3 页

返回列表发新帖

楼主: lianyi1990

[资料] Synopsys 2018 System Verilog and UVM Lab files

发表于 2025-1-12 21:28:47 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2025-1-21 18:40:43 | 显示全部楼层

great help

回复支持反对

发表于 2025-2-4 17:40:49 | 显示全部楼层

thanks ~~~

回复支持反对

发表于 2025-2-7 16:29:11 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2025-2-19 10:47:53 | 显示全部楼层

thx for sharing

回复支持反对

发表于 2025-2-27 11:01:02 | 显示全部楼层

This is very helpful for me，thanks for you！

回复支持反对

发表于 2025-3-13 20:47:42 | 显示全部楼层

where is ces-sva-2018.09 lecture guide ?

回复支持反对

发表于 2025-3-13 20:52:09 | 显示全部楼层

svrtl lecture guide pdf ???

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 03:27 , Processed in 0.139036 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表