设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 请问对VCO输出时钟信号怎样进行处理降低抖动? ...
返回列表 发新帖
查看: 1071|回复: 2

[求助] 请问对VCO输出时钟信号怎样进行处理降低抖动?

[复制链接]
发表于 2024-6-23 15:09:47 | 显示全部楼层 |阅读模式
悬赏100资产未解决
我用65nm搭的vco输出时钟信号是下面图所示：


                               
登录/注册后可看大图


我想找给电路结构将其尽量处理成下面这个理想时钟一样，请问各位大佬有这中处理的电路结构吗？或者有什么方法处理时钟信号降低相位噪声和抖动性的电路呢



                               
登录/注册后可看大图


有没有大佬帮我解答一下的。
回复

使用道具 举报

 楼主| 发表于 2024-6-23 15:11:21 | 显示全部楼层
顶一下》》》》》》
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2024-6-24 09:36:18 | 显示全部楼层
顶一下
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-22 10:29 , Processed in 0.183076 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表