APB总线仿真

zhanghanqing

                               
登录/注册后可看大图

这是仿真图，仿真用的uvm环境，我看uvm的总线里面也有检测到pready为0时等待的语句
uvm里是：@(posedge vif.pclk iff(vif.pready)); vif.penable = 0;
那为什么我pready信号明明在时钟上升沿拉低了，却并没有触发等待呢。
pready是时序逻辑赋值，时钟也是vif.pclk.

neXtime

apb波形不应该是这样么？

zhanghanqing

   

neXtime 发表于 2024-5-22 10:35
apb波形不应该是这样么？

我这是不和他差不多吗？截得时psel、pready和penable还有pclk

neXtime

   

zhanghanqing 发表于 2024-5-22 15:29
我这是不和他差不多吗？截得时psel、pready和penable还有pclk

你的波形没有T4~T5

zhanghanqing

   

neXtime 发表于 2024-5-22 15:52
你的波形没有T4~T5

我问不就是因为他没有T4T5不正常，我不懂为什么不正常，我要是没看过这个图我能知道不正常吗

gaurson

你是用截图虚线部分的pclk把pready拉低，还是虚线前一拍pclk？感觉是时钟沿timing region的问题。

zhanghanqing

   

gaurson 发表于 2024-5-23 18:58
你是用截图虚线部分的pclk把pready拉低，还是虚线前一拍pclk？感觉是时钟沿timing region的问题。 ...

uvm好像因为时钟沿的原因没有检测到pready拉低，pready加了个1ps的延时就会等待了

gaurson

有可能你是在这一拍把pready拉低，那同一个时钟去检测pready=0就会延后一拍了。