设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › candence verilog保存问题

返回列表发新帖

查看: 959|回复: 1

[求助] candence verilog保存问题

发表于 2024-5-15 14:47:45 | 显示全部楼层 |阅读模式

悬赏200资产未解决

cadence保存verilog 遇到了TE-4309这个问题，内容为空都无法保存，文件名和模块名相同，请问大佬们这是什么问题该如何解决

回复

楼主| 发表于 2024-5-15 14:50:33 | 显示全部楼层

图片如下

QQ图片20240515144212.png

QQ图片20240515144217.png

QQ图片20240515144232.png

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 15:41 , Processed in 0.111519 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表