DC scan pattern ATE测试失效分析

LCS527 · 发表于 2024-5-11 10:47:39

您需要登录才可以下载或查看，没有账号？注册

×

芯片流片回来后scan测试，通过shmoo内核电压VDD，shmoo图如下：

芯片只有在一定的电压窗口（1.037V~1.132V）下才能测试pass，
可是做后仿真时电压范围为0.99V~1.21V，并且没有setup hold时序违例，
请教论坛中的各位大佬，有没有碰到过类似现象，该怎么定位根本原因，有没有好的解决方法。

guiqix · 发表于 2024-5-11 16:07:35

fail point有没有什么规律、集中性

LCS527 · 发表于 2024-5-11 17:40:44

guiqix 发表于 2024-5-11 16:07
fail point有没有什么规律、集中性

他在常温常压下可以pass，老化之后窗口变小了，用diagnose分析有些芯片fail point是一个寄存器的D端捕获的值不对，有些芯片的suspects就有好几百个。

John_Zhang · 发表于 2024-6-4 16:17:42

不知道这个问题解了没？

LCS527 · 发表于 2024-6-4 20:32:18

John_Zhang 发表于 2024-6-4 16:17
不知道这个问题解了没？

大佬，还没解呢，请赐教

John_Zhang · 发表于 2024-6-5 08:46:29

你这个shmoo的纵轴是频率吗？如果不是可以尝试做个电压和频率的shmoo，看看结果

LCS527 · 发表于 2024-6-5 17:50:21

John_Zhang 发表于 2024-6-5 08:46
你这个shmoo的纵轴是频率吗？如果不是可以尝试做个电压和频率的shmoo，看看结果 ...

谢谢回复，和频率无关。

账号		自动登录	找回密码
密码			注册

[求助] DC scan pattern ATE测试失效分析