在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: zzhisyyds

[求助] 华大九天支持veriloga生成的晶体管模型吗

[复制链接]
 楼主| 发表于 2024-5-14 15:41:32 | 显示全部楼层


   
wx148520 发表于 2024-4-28 14:19
alps仿真工具利用的模型文件是和cadence通用的,这也是九天的工具可以集成到virtuoso里面使用的必备条件 ...


是的大佬,但是没道理连从最基本的veriloga生成的symbol,我验证器件性能都显示找不到模型卡,之前再cadence上,是没问题的,是不是说在华大九天里需要定义引脚什么的,有这么一步我没注意到?
发表于 2024-9-11 01:24:58 | 显示全部楼层
你好,方便问一下你的FET 模型吗?请问是自己搭建的模型吗?是基于什么沟道材料的晶体管。我想了解MOSFET建模
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 00:29 , Processed in 0.067673 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表