PLL的参考时钟500MHz LVDS输出，如何连接PLL电路呢？

cuihaofeng · 发表于 2024-3-29 18:44:43

如题，PLL的参考时钟采用500MHz的有源晶振，输出为LVDS或者LVPECL，请问需要在PLL的PFD之前加一个专门的接收电路吗？如果需要的话，具体需要哪些电路模块呢？

cuihaofeng · 发表于 2024-4-1 10:16:34

顶一下，有大神能帮一下忙吗

账号		自动登录	找回密码
密码			注册

[求助] PLL的参考时钟500MHz LVDS输出，如何连接PLL电路呢？