一个模块设计里的位宽有两个情况，要怎么写

kyaaaa

请问一个模块设计里根据输入的单双port选择信号，输出数据信号有两种位宽情况，请问该怎么写？



如果定义两种位宽分别为DW1、DW2，再用if判断单双port选择信号，里面的逻辑分为两种位宽情况写，这样可行吗？是不是太麻烦了。有没有更好的方法？

模块输出的位宽output [DW-1:0] out_data那里的位宽该怎么写呢？


谢谢大家

FrozenlipX

按最大的写，然后选择用几位,例如



output A[15:0];


wire [15:0] A = aos ?  B[15:0] : {8'h0, B[8:0]};

kyaaaa

   

FrozenlipX 发表于 2024-3-16 08:21
按最大的写，然后选择用几位,例如

谢谢！！学到了