设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 求一篇2018 VLSI论文的 PPT
返回列表 发新帖
查看: 1346|回复: 0

[原创] 求一篇2018 VLSI论文的 PPT

[复制链接]
茂陵刘郎
发表于 2024-3-7 21:30:47 | 显示全部楼层 |阅读模式
悬赏500资产未解决
求这篇VLSI论文的PPT

An Inverter-based Analog Front End for a 56 Gb/s PAM4 Wireline Transceiver in 16nm CMOS作者Kevin Zheng


An_Inverter-Based_Analog_Front_End_for_a_56_GB_S_PAM4_Wireline_Transceiver_in_16.pdf

1.3 MB, 下载次数: 33 , 下载积分: 资产 -1 信元, 下载支出 1 信元
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:56 , Processed in 0.088323 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表