Tie high and tie low 电路如何接到dummy电路上？

一个模集小白 · 发表于 2024-2-28 18:57:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

目前只知道Tie-high and tie-low circuits防止esd防护，Tie-high 和tie-low分别输出高和低电平，但是不知道如何在图示dummy电路连接可以防止静电击穿？看理论是为了防止栅极被击穿，那图示dummy的PMOS和NMOS分别接Tie-high and tie-low 还是都接tie-low呢？求解！

jinpeng.li · 发表于 2024-2-28 20:10:59

电路错了吧，应该这样的

登录/注册后可看大图

piao · 发表于 2024-2-28 23:55:48

楼上正解，谢谢分享

一个模集小白 · 发表于 2024-2-29 11:16:37

jinpeng.li 发表于 2024-2-28 20:10
电路错了吧，应该这样的

您好，我图中3个线那个sympol就是tie电路，我的意思是怎么把tie hi和tie lo电路接到图中所示的dummy上，对dummy电路作esd防护？求解

账号		自动登录	找回密码
密码			注册

[求助] Tie high and tie low 电路如何接到dummy电路上？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块