新手关于CPPLL稳定问题相关问题的求助，求各位大佬解答

mismatch24

   

小甲虫瓦伦 发表于 2024-2-19 21:33
感谢回复，那请问频率的话有1.5%的波动是不是太大了啊，我把频率图贴上来了 ...

你放大看看，频率毛刺是不是出现在跟参考频率相同，就是你每次鉴相器工作完以后导致的，应该是reference spur。KVCO太大了。

南城花已开

   

小甲虫瓦伦 发表于 2024-2-20 23:19
输入理想方波，频率没有变化；请问你是B站上的UP吗，我今天还在看你的视频哈哈哈 ...

不是的；有看过cp的动态失配吗？
另外，就像楼上大佬说的，看一下是不是kvco过大造成的

imefox

1、仿真环路的相位裕度是多少呢？再提高一点？2、有reference spur，考虑再加一级RC（但会损失相位裕度，需要调环路参数）

天天搞电路

请问贴主有解决吗，我遇到也是这样问题，我做2.4G的锁相环，输出电压上下波动10mv,然后KVCO=159,但是输出电压波动0.04G