学生求助，Verilog代码报错

2558966080 · 发表于 2024-1-24 10:27:34

您需要登录才可以下载或查看，没有账号？注册

×

不知道错在哪里

虹ヶ咲IC同好会 · 发表于 2024-1-24 10:33:17

第6、7、8行分别把cout信号的0、1、2位连接到了u1/u2/u3的cout端口，但第9行又尝试将cout[2]连接到cout端口（自己连自己）造成错误。

2558966080 · 发表于 2024-1-24 10:35:46

虹ヶ咲IC同好会发表于 2024-1-24 10:33
第6、7、8行分别把cout信号的0、1、2位连接到了u1/u2/u3的cout端口，但第9行又尝试将cout[2]连接到cout端口 ...

okok居然犯了这么低级的错误

谢谢啦

chaihanlin · 发表于 2024-1-24 10:37:49

topmodule中cout被同时赋值

2558966080 · 发表于 2024-1-24 10:39:42

chaihanlin 发表于 2024-1-24 10:37
topmodule中cout被同时赋值

谢谢谢谢

liuguangxi · 发表于 2024-1-24 12:36:59

还有half_adder名字应该改成full_adder，这个实际上是一个全加器

2558966080 · 发表于 2024-1-25 10:52:42

liuguangxi 发表于 2024-1-24 12:36
还有half_adder名字应该改成full_adder，这个实际上是一个全加器

对，我后来也发现了。

账号		自动登录	找回密码
密码			注册

[求助] 学生求助，Verilog代码报错