设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence training material: from RTL to GDS

1 2 34 / 4 页

返回列表发新帖

楼主: foot

[资料] cadence training material: from RTL to GDS

发表于 2024-5-13 13:10:58 | 显示全部楼层

多谢分享

回复支持反对

发表于 2024-5-14 00:52:07 | 显示全部楼层

THANKS for sharing

回复支持反对

发表于 2024-5-15 10:11:38 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-7-6 21:49:45 | 显示全部楼层

Thanks for the sharing! Great Job!

回复支持反对

发表于 2024-7-9 17:34:46 | 显示全部楼层

感谢

回复支持反对

发表于 2024-9-7 00:43:38 | 显示全部楼层

非常尊重你的工作。我們正在等待新產品

回复支持反对

发表于 2024-9-24 15:59:18 | 显示全部楼层

非常感谢

回复支持反对

1 2 34 / 4 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 03:55 , Processed in 0.094842 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表