设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《AMD FPGA设计优化宝典：面向VivadoVHDL (高亚军)》202 ...

1 2 3 4 567 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: lans0625

[资料] 《AMD FPGA设计优化宝典：面向VivadoVHDL (高亚军)》2023年新书 pdf

发表于 2024-4-5 08:48:00 | 显示全部楼层

GOOOOOOOOOOOOOOOOD

回复支持反对

发表于 2024-4-6 00:39:17 | 显示全部楼层

thanks!!!

回复支持反对

发表于 2024-4-7 10:05:59 | 显示全部楼层

感谢

回复支持反对

品博锦取_2021

发表于 2024-4-7 10:07:53 | 显示全部楼层

内容很有深度专业，分析透彻全面详细，学下

回复支持反对

发表于 2024-4-8 10:23:14 | 显示全部楼层

感谢

回复支持反对

发表于 2024-4-12 16:31:27 | 显示全部楼层

感谢

回复支持反对

发表于 2024-4-13 08:37:51 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2024-4-15 09:18:27 | 显示全部楼层

感谢

回复支持反对

发表于 2024-4-15 09:26:08 | 显示全部楼层

感谢

回复支持反对

发表于 2024-4-16 09:17:39 | 显示全部楼层

谢谢分享

回复支持反对

1 2 3 4 567 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 14:08 , Processed in 0.112300 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表