设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › VerilogA spectre仿真语法报错

12 / 2 页

返回列表发新帖

楼主: liangrani

[求助] VerilogA spectre仿真语法报错

发表于 2023-12-13 15:48:07 | 显示全部楼层

liangrani 发表于 2023-12-13 11:19
不是，是cross语句不能用

是的啊，cross底下不能用<+。

如果输出是electrical类型的话，得需要<+这个表达式。

我理解您的意思了，咱俩其实说的一个意思

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 10:27 , Processed in 0.095959 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表