怎么写upf可以时不用带上当前的逻辑层次

SGengiant

首先简单介绍一下我写upf的方式，感觉可能不太对，有问题还望各位指正

                               
登录/注册后可看大图

如上图所示，假设有一个顶层top，top内部例化了一个module sub，instance名为u_sub，其中top是一个power domain pd_top，sub也是一个power domain pd_sub；

我会分两个upf文件去写，大概如下

------------------------------------top.upf-----------------------------------
set_scope
create_power_domain pd_top -include_scope
create_supply_net vdd
create_supply_net vss
...

-----------------------------------sub.upf------------------------------------
create_power_domain pd_sub -elements u_sub
create_supply_net vdd -reuse
create_supply_net vdd2
...
create_power_switch sw \
-domain pd_sub \
-input_supply_port {in vdd1} \
-output_supply_port {out vdd2} \
-control_port {ctlp u_sub/swc}
...

可以看到这样写的时候在sub.upf文件中描述控制端口时必须指定该信号所属的层次，否则会报找不到该信号，

像我这样描述upf有什么问题吗？还有就是怎么描述upf可以不用指定信号所属层次呢

SGengiant

要解决这个问题的主要原因是因为我需要把一个sram的upf文件load到我的upf文件中，并将我的VDD和sram.upf文件内的vdd连接起来，但是这个sram.upf文件中有一些这样的约束：
set_design_attributes -elements { reinit_msg_blk reinit_top_blk} -models {sassls0c4u1p6144x16m16b2w0c0p0d0r1s2sdz1rw00} -attribute SNPS_reinit TRUE

在vclp检查时会报reinit_msg_blk 找不到，我觉得就是没声明层次，但是我觉得应该不能修改sram.upf吧，所以想这如何解决一下这个问题

SGengiant

顶一下

awesomewalle

load 前先set scope为sub层级呢？

SGengiant

   

awesomewalle 发表于 2023-11-21 17:48
load 前先set scope为sub层级呢？

我试一下

zupreme

   

SGengiant 发表于 2023-11-22 09:31
我试一下

请问试了可以吗