求 paper :Design of PLL-based clock generation circuits（已解决）

tq02qaz

小弟最近学习VCO，想找篇此篇IEEE论文看看，
[size=-1] D.K. Jeong, G. Borriello, D. A. Hodges and R.H. Katz，
Design of PLL-based clock generation circuits，
[size=-1]IEEE Journal of Solid-State ciruit
不知那位大哥帮我找一下，不慎感激


[ 本帖最后由 tq02qaz 于 2008-1-31 21:38 编辑 ]

xajingle

我这里有，免费

Design of PLL-based clock generation circuits.pdf
Design of PLL-based clock generation circuits.rar (892.96 KB , 下载次数: 442 )

2008-1-31 09:20 上传

点击文件名下载附件

s0g0

有没有Successive approximation type ADC设计paper？很需要。

tq02qaz

多谢，多谢

tq01qaz

xajingle,
是否还有A PLL clock generator with 5 to 100 MHz of lock range for microprocessor   I.Young et al, IEEE J. Solid State Circuits, vol. 27, no 11, pp. 1599-1607,Nov. 1992
麻烦你也传一下

rfniuren1

好东西！

xajingle

有，详见附件
[local]A PLL clock generator with 5 to 110 MHz lock range for microprocessors.pdf[/local]

sycall

GOOD, 3Q

lu927

我也下载一份。

pig

xiexie