请问大佬们，如果设计一个1.6GHz的全数字锁相环，设计流程是如何呢？fpga和asic结和吗

liuzhuozhuo · 发表于 2023-11-12 15:38:13

您需要登录才可以下载或查看，没有账号？注册

×

请问大佬们，如果是1.6GHz的全数字锁相环用ASIC方式是不是需要用candence呢？现在是差不多有DCO、鉴相器、基于mash111的小数分频器的Verilog代码，不太清楚下一步需要做什么，这个在网上没有找到什么模型，初学还不太会，谢谢大家啦

登录/注册后可看大图

账号		自动登录	找回密码
密码			注册

[求助] 请问大佬们，如果设计一个1.6GHz的全数字锁相环，设计流程是如何呢？fpga和asic结和吗