关于LDO论文上说明了输出是1V，但是有一张后仿的图片却出现了0.8V的输出

kkker

最近在看关于LDO的论文，在TCAS1上看到一篇LDO的论文，论文当中有提及输出是1V,但是一张后仿的图片却有输出为0.8V的结果，觉得很疑惑。

论文的名字是   A_0.9-_spl_mu_A_Quiescent_Current_Output-Capacitorless_LDO_Regulator_With_Adaptive_Power_Transistors_in_65-nm_CMOS
以下是论文中关于电压输出电压的提及，以及那个有疑惑的照片。

ztstg2018

造假失败！！！一大把的数据造假论文

xdy609841687

光看这张图并没有问题，ldo大部分是带电压档位的，而图上此时你的输入电压已经降到了1v，此时输出不太可能还选择1v的输出，而选择了低电压输出，看图此时环路依然是钳位状态的

iTaogo

   

xdy609841687 发表于 2023-11-6 08:50
光看这张图并没有问题，ldo大部分是带电压档位的，而图上此时你的输入电压已经降到了1v，此时输出不太可能 ...

正解

wkssssss

只能说不够严谨，不至于牵扯到造假，line regulation需要Vdd从1.2V降低1V，因此输出电压是没办法工作在1V的，文章中就将输出电压也降低到了0.8V；
不知道是芯片operation condition的限制还是测试环境的限制，文章没有将vdd从1.4V降低1.2V，同时Vout=1V来测试。

kkker

   

wkssssss 发表于 2023-11-6 10:30
只能说不够严谨，不至于牵扯到造假，line regulation需要Vdd从1.2V降低1V，因此输出电压是没办法工作在1V的 ...

十分感谢！！！！