动态pre-amp加动态Latch两级比较器的输入失调大概多大？

kjhe

最近在做ADC，里面需要用到低功耗高精度比较器。发现动态比较器主要有三种结构：

1. 单级：动态Latch+失调校准；
(优点：低功耗高速；缺点：校准复杂)
2. 两级：动态pre-amp+动态Latch；
(优点：低功耗高速；缺点：失调大？)
3. 多级：静态pre-amp+动态Latch+失调存储；
(优点：高速低失调；缺点：功耗大)
上面是我总结的三种结构的优缺点，如有错误还请指正。

我的问题是：
对于100μW功耗、100μV输入失调、时钟频率10M~20M左右的比较器，建议采用什么架构？
(目前打算用第三种但静态功耗不满足要求，所以想请教一下两级：动态pre-amp+动态Latch的输入失调能做到100μV吗？)

imefox

考虑用静态preAmp+动态latch，这是我们常用的结构。preAmp可以加auto zero消除offset

JustdoitAbel

对于3结构，扣一扣功耗搞不定吗

kjhe

   

JustdoitAbel 发表于 2023-10-23 19:52
对于3结构，扣一扣功耗搞不定吗

因为要求用的是5V电源电压所以100uW=20uA，感觉不太好做。
如果用1.8V应该可以。

kjhe

是不是两级结构也需要加校准才能实现高精度？

nanke

0.1mV 10MHz要求太高了，电流或面积达不到做不到。可以考虑如果实在需要，可以考虑chopper。

kjhe

   

imefox 发表于 2023-10-25 09:39
考虑用静态preAmp+动态latch，这是我们常用的结构。preAmp可以加auto zero消除offset ...

现在做的就是这种，失调勉强能达到100uV，但是功耗太大了

kjhe

仿了一下，two-stage和单级strongarm失调功耗都在一个数量级

imefox

   

kjhe 发表于 2023-10-25 09:54
现在做的就是这种，失调勉强能达到100uV，但是功耗太大了

把尾电流降低就是了，让输入管工作在亚阈值区