设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › lvs问题求助

12 / 2 页

返回列表发新帖

楼主: CCHENGW

[求助] lvs问题求助

发表于 2023-10-10 18:50:12 | 显示全部楼层

softcheck，点亮看一眼就发现为什么了

回复支持 1 反对 0

发表于 2023-10-11 16:18:13 | 显示全部楼层

线1和最外层vdd连上就好了吧？

回复支持反对

发表于 2023-10-11 16:20:20 | 显示全部楼层

如果，线1和vdd本来就不是连在一起的话得多打一个pin，然后LVS Options里面有个connect改成all nets by name就好了吧？

回复支持反对

发表于 2023-10-12 10:55:41 | 显示全部楼层

习惯先解决softcheck吧

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 00:51 , Processed in 0.062896 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表