设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 求助，做DC综合时出现宏的默认参数构造问题 ...

返回列表发新帖

查看: 878|回复: 0

[求助] 求助，做DC综合时出现宏的默认参数构造问题

发表于 2023-10-8 12:33:32 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

求助，在做e203DC综合时出现有关宏的默认参数构造不被Verilog支持，是和DC的版本有关系吗

登录/注册后可看大图

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 11:32 , Processed in 0.127878 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表