UVM寄存器模型

happysingle

UVM寄存器模型中如果有很多寄存器，有没有批量化配置的方法，还有如果C模型也需要这些寄存器配置的话，怎么把寄存器模型和C模型串联起来

wang1051005157

ralgen

gaurson

配置寄存器的操作是固定的，只是看你传入的参数是reg名字还是地址段，然后可以把reg名字或者地址段写在一个文本里面，然后代码读入这个文本，逐行去配置，当然了，需要你自己写函数实现。C模型的话，也可以用类似的文本传递进去，不过C模型大概率是识别“地址 数据”这样格式的吧，你可以参考这个思路，自己琢磨一下怎么写SV代码，底层的操作，UVM的ral机制都提供了。

gaurson

   

gaurson 发表于 2023-9-8 17:55
配置寄存器的操作是固定的，只是看你传入的参数是reg名字还是地址段，然后可以把reg名字或者地址段写在一个 ...

RAL只是配置的机制，上层你肯定要提供配置值，也就是data。RAL会通过地址或者寄存器域段名字等方式找到你需要处理的寄存器信息，你把transaction的值当作data传入即可。transaction就可以做随机了。

gaurson

是的。

dtyuzhou

有一个思路啊，不知能能否满足你的需求。可以通过sv进行随机验证，在uvm验证的过程中dump出来c语言的配置方式。这样可以做到跑完一个sv的用例就能够得到一个对应的c语言配置寄存器的文件。具体的实现有两个方案供参考：
1.uvm_reg.read/write最终其实都会调用uvm_reg_map中的do_bus_read 和do_bus_write这两个函数，通过factory override uvm_reg_map，对上述两个方法进行重载，在上述两个方法插入c语言代码的打印函数。这个方法比较通用，可以不用动现有的验证平台。不过要求reg_model的实现是精确的，至少地址是精确的。不过这种方式不太容易区分到底是fld.write还是reg.write。当然一些callback也可以实现上述功能，就是可能稍微麻烦了点
2.使用宏定义或者方法封装write和read，在封装的内容中添加打印函数