新手请教一个关于交叉耦合运放结构输出摆幅的问题

TSAMT · 发表于 2023-9-2 19:27:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

这两天仿真了一个交叉耦合结构的基本运放，增益能符合要求，但是瞬态仿真的时候，发现pull down的输出电压非常高，个人理解是另一侧彻底pull up后，关断了另一侧（pull down侧）的差分对管，此时所有尾电流流经pull down一侧的PMOS（小信号电阻为1/gm）,或许是由于设计时的1/gm电阻较小，导致pull down一侧的输出电压较高

所以有这样几个困惑想请教一下
1. 这样的理解是否合理
2. 在保持电路结构的情况下，是否有可能只通过调整晶体管尺寸，使摆幅问题较大程度的解决
电路结构如下，输入是两个相位相反，共模电平为900mV，交流幅值为50mV，频率为1kHz的正弦波，尾电流为5uA

账号		自动登录	找回密码
密码			注册

[求助] 新手请教一个关于交叉耦合运放结构输出摆幅的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。