power gating相关

ningyuan198

1. 对于一个finfet 16nm的数字设计，如果要增加power gating，那么大概会使得面积增加多少啊。



2. power switch的数量是怎么确定的，我看pmk的doc中，只是描述了哪些cell是power switch，没有具体的过流信息，而且lib中也没有这些cell的信息，只有lef描述。
upf的流程文档中有提到power switch，但是也没有如何确定数量的描述。
power switch的数量在布线时，会自动根据IR drop算出来，不需要人工介入吗？

zero_0

1. 10%以下
2. 参考这里：https://zhuanlan.zhihu.com/p/616570638，不过计算数量那里反过来了，应该是R1/R