逻辑电路相关问题：计数器问题以及d触发器如何解决overlap问题

boboboba

问题1：如图一，每有一个A信号，在随后的B信号中，第二个以及第三个的上升沿，形成一段对应的高电平，B信号为固定频率信号，

图1

问题2：用D触发器去计数，逻辑门的组合 信号很容易有毛刺，有overlap，D触发器的工作有延迟，如何解决

bagshtag

On output insert D-trigger. output  AND send to input D.