关于连到PAD的MOS管的space问题

virtuoso2018 · 发表于 2023-7-7 11:15:51

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

design manual里有这么两条ESD rule，很是费解

一是连到相同PAD的相同类型的（譬如都是NMOS）不同MOS管需要隔离一定的space（2um）
二是连到不同PAD的相同类型的（譬如都是NMOS）不同MOS管也需要隔离一定的space（1.2um）
请路过的大侠们帮忙看看呢，多谢！！

沐风彡 · 发表于 2023-7-9 16:19:26

防止Latch up发生的rule

fei_SH · 发表于 2023-7-10 10:56:39

也不全是基于latchup考虑。两个管子靠的太近，在ESD测试的时候有可能两个管子的寄生NPN/PNP有可能打开导致失效。估计还有耐压或者隔离方面的一些考虑，得结合工艺和器件结构一起看。

virtuoso2018 · 发表于 2023-8-24 17:04:11

是的，后来也咨询了其它同事，这里应该主要是基于ESD方面的考虑。

virtuoso2018 · 发表于 2023-8-24 17:05:56

fei_SH 发表于 2023-7-10 10:56
也不全是基于latchup考虑。两个管子靠的太近，在ESD测试的时候有可能两个管子的寄生NPN/PNP有可能打开导致 ...

是的，兄台说的有道理！！

账号		自动登录	找回密码
密码			注册

[求助] 关于连到PAD的MOS管的space问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1