ams仿真出现ADE跑不了

谷谷谷夏

用verilog写了一个D触发器，后面加个buffer，使用config跑ams仿真，发现ADE L中所有的选项都是灰色的，添加不了connect rules

想添加一个tran，virtuoso中报：can not perform this operation because no design has been selected.
请问有遇到这种问题的嘛

zixin1hao

点开 Setup-->Design...确认一下选择的是不是这个 dt config view ?

谷谷谷夏

问题解决了。是因为我的.cdsinit文件里面多load了一个不应该有的文件，导致混合仿真有问题

lc_seu

load啥了？