设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › design compiler LAB及其相关资料

1 ... 2 3 4 5 678 9 10 11 ... 18 / 18 页下一页

返回列表发新帖

楼主: Jasonszm

[资料] design compiler LAB及其相关资料

发表于 2023-9-18 16:58:16 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2023-9-18 18:55:05 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-9-18 22:22:15 | 显示全部楼层

非常感谢

回复支持反对

发表于 2023-9-19 12:58:25 | 显示全部楼层

下载学习，多谢分享

回复支持反对

发表于 2023-10-31 01:09:23 | 显示全部楼层

3Q for reference

回复支持反对

发表于 2023-10-31 09:11:21 来自手机 | 显示全部楼层

设计编译器是什么，先看一下。

回复支持反对

发表于 2023-10-31 09:31:19 | 显示全部楼层

回复支持反对

发表于 2023-10-31 18:51:28 | 显示全部楼层

GOOOOOOOOOOOOOOD

回复支持反对

发表于 2023-10-31 18:52:19 | 显示全部楼层

kankan

回复支持反对

发表于 2023-11-1 09:42:18 | 显示全部楼层

谢谢大佬分享

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 10:11 , Processed in 0.129980 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表