Sigma-Delta Modulator 替换CMOS开关时出现的问题

naga_mei · 发表于 2023-6-8 11:48:11

您需要登录才可以下载或查看，没有账号？注册

×

在做二阶CIFF SDM过程中，替换理想开关为CMOS开关时，替换到第二级积分器后的开关，发现SDNR下降很多，查看PSD图发现高次谐波变强，并且trans仿真中替换的CMOS开关附近的信号比理想开关时增大了不少，请问是什么原因造成的呢，该如何debug呢？图为PSD和trans仿真信号对比

esbwong · 发表于 2023-6-8 12:15:05

开关 clocks overlapping!?

naga_mei · 发表于 2023-6-8 12:43:16

esbwong 发表于 2023-6-8 12:15
开关 clocks overlapping!?

clock 是做了non-overlapping的，我想应该不是时序的问题，我自己考虑是前馈加法时出现了问题，但是搞不清楚是什么问题

naga_mei · 发表于 2023-6-9 11:08:12

顶一下，没有人遇到过同样的问题吗

w453 · 发表于 2024-5-29 15:56:20

楼主解决了吗，现在遇到这个问题也不知道怎么debug，很难受

naga_mei · 发表于 2024-7-31 12:35:27

w453 发表于 2024-5-29 15:56
楼主解决了吗，现在遇到这个问题也不知道怎么debug，很难受

时序出了问题，我记得是要调整那个开关的clk

账号		自动登录	找回密码
密码			注册

[求助] Sigma-Delta Modulator 替换CMOS开关时出现的问题